2.2. 내장 DeviceNet 마스터 사양

2.2. 내장 DeviceNet 마스터 사양

 

Hi5a 내장 DeviceNet 마스터의 사양은 표 2-2와 같습니다.

 

표 2‑2 내장 DeviceNet 마스터 사양

IO Connection	POLL
노드 어드레스(MAC ID)	0(고정)
입력	FN[1~63].X[1~128]
출력	FN[1~63].Y[1~128]